2025-11-28 14:13:42 +01:00
2025-11-04 15:41:33 +01:00
2025-11-28 14:13:42 +01:00
2025-11-28 14:13:42 +01:00
2025-11-03 11:00:11 +01:00
2025-11-28 14:13:42 +01:00
2025-11-20 23:50:30 +01:00
2025-11-12 23:51:16 +01:00
2025-11-03 11:00:11 +01:00
2025-11-03 11:00:11 +01:00
2025-11-04 18:08:45 +01:00
2025-11-16 12:19:49 +01:00
2025-11-16 12:25:42 +01:00
2025-11-04 15:59:40 +01:00

FMN: SoC Risc-V

Extensions supportées :

rv64i, rv64m

Modifications majeures apportés au projet

Déplacement de la RAM

La RAM est désormais mappé en 0x010000 -> 0x020000, ce qui n'a pas entrainé de déplacement d'autres devices.

Ainsi le reset vector est maintenant 0x010000, ce qui permet un meilleur support par spike pour simuler et debugger (Et le pointeur null retrouve sa signification originelle)

Modification du link.ld, crt.S

Le déplacement de la ram entraine naturellement une modification de ces deux fichiers.

Le link.ld est maintenant bien plus simple et lisible, avec une section MEMORY qui represente la ram.

On output les sections .text, .rodata, .data, .bss et on définit à partir de là le début de la mémoire. On place à la fin le début de la stack pour l'abi. Dans le crt.S on définit le stack pointer à cette position.

Description
No description provided
Readme 1.4 MiB
Languages
Scala 37.3%
Assembly 24.5%
Rust 13.4%
Tcl 7.5%
C 6.7%
Other 10.6%