mwa/bisare_sim_rs
1
0
Fork 0
Code Issues Pull Requests Actions Packages Projects Releases Wiki Activity
10 Commits 1 Branch 0 Tags
e7474253818bb9855ab158d29c9dd52aace207b7
Go to file
Clone
Open with VS Code Open with VSCodium Open with Intellij IDEA
Download ZIP Download TAR.GZ Download BUNDLE
Mwa e747425381 ajout d'une clock par MMIO
2026-03-10 20:14:25 +01:00
src
ajout d'une clock par MMIO
2026-03-10 20:14:25 +01:00
.gitignore
Initial commit
2026-03-06 19:27:37 +00:00
Cargo.lock
re-added default winit features
2026-03-06 22:14:44 +01:00
Cargo.toml
re-added default winit features
2026-03-06 22:14:44 +01:00
LICENSE
Initial commit
2026-03-06 19:27:37 +00:00
README.md
ajout d'une clock par MMIO
2026-03-10 20:14:25 +01:00
rust-toolchain.toml
mul/div instruction and nightly toolchain
2026-03-09 18:05:07 +01:00
sim_rs.tar.xz
re-added default winit features
2026-03-06 22:14:44 +01:00

README.md

bisare_sim_rs

Un petit simulateur de processeur pour les cours de L3 de l'ENS de Lyon

usage: cargo run --release path_to_bin

MMIO: écran: à partir de 0x01000000

  • pixels en 0BGR, de en haut a gauche a en bas a droite. clavier: 0x01200000
  • scancode (comme sim.py, != du simulateur c) clock: 0x01200004
  • millisecondes écoulées depuis la création du simulateur (nb: un u32 peut stocker 49 jours)
Reference in New Issue View Git Blame Copy Permalink
Description
Un petit simulateur de processeur pour les cours de L3 de l'ENS de Lyon
Readme MIT 2.7 MiB
Languages
Rust 100%