15 lines
214 B
Systemverilog
15 lines
214 B
Systemverilog
module AC(
|
|
input clock,
|
|
io_a,
|
|
io_b,
|
|
io_c,
|
|
output io_s,
|
|
io_co
|
|
);
|
|
|
|
wire tmp = io_a ^ io_b;
|
|
assign io_s = tmp ^ io_c;
|
|
assign io_co = io_a & io_b | tmp & io_c;
|
|
endmodule
|
|
|